在高性能電機(jī)和伺服驅(qū)動(dòng)器中，基于隔離式sigma-delta(∑-∆)的模數(shù)轉(zhuǎn)換器(ADC)已成為首選的相電流測(cè)量方法。這些轉(zhuǎn)換器以其強(qiáng)大的電流隔離和卓越的測(cè)量性能而聞名。隨著新一代ADC的推出，其性能也在不斷提高，但是，要充分利用最新的ADC的功能，就需要對(duì)其他的電機(jī)驅(qū)動(dòng)器進(jìn)行相應(yīng)的設(shè)計(jì)。
本文是兩篇系列文章的第1部分。第1部分介紹在電機(jī)控制應(yīng)用中，使用sinc濾波器對(duì)∑-∆編碼數(shù)據(jù)進(jìn)行解調(diào)。然后，詳細(xì)探討了sinc濾波器和控制算法同步的不同方法。本系列的第2部分提出了一種新的sinc濾波器架構(gòu)，可以提高電機(jī)控制應(yīng)用的測(cè)量性能。接著討論采用HDL代碼實(shí)現(xiàn)sinc濾波器，以獲得優(yōu)異性能的方法；最后給出了基于FPGA的3相伺服驅(qū)動(dòng)器的測(cè)量結(jié)果。
簡(jiǎn)介
電機(jī)驅(qū)動(dòng)器制造商不斷提高其產(chǎn)品的性能和魯棒性。一些改進(jìn)是通過(guò)采用更先進(jìn)的控制算法和更高的計(jì)算能力實(shí)現(xiàn)的。其他改進(jìn)則通過(guò)最小化反饋電路中的非理想效應(yīng)來(lái)實(shí)現(xiàn)，比如延遲、傾斜和溫度漂移。1
就電機(jī)控制算法的反饋而言，最關(guān)鍵的部分是相電流的測(cè)量。隨著控制性能提高，系統(tǒng)對(duì)時(shí)序精度、偏移/增益誤差、多反饋通道的同步等非理想效應(yīng)越來(lái)越敏感。多年來(lái)，半導(dǎo)體公司一直致力于減少反饋信號(hào)鏈中的這些非理想效應(yīng)，而且這種趨勢(shì)很可能會(huì)持續(xù)下去。 ADuM7701就是為測(cè)量相電流而優(yōu)化的最新一代隔離式∑-∆ADC示例。雖然ADC的性能很重要，但也很可能在反饋路徑的其余部分造成非理想效應(yīng)。本文不考慮ADC， 主要討論反饋路徑的其余部分。雖然本文著重介紹電機(jī)控制應(yīng)用，但它也適用于任何需要∑-∆ ADC緊密同步的其他系統(tǒng)。
T使用∑-∆ ADC時(shí)的典型信號(hào)鏈如圖1所示。模擬輸入電壓通過(guò)讓相電流通過(guò)一個(gè)電阻分流器來(lái)產(chǎn)生�！�-∆ ADC將模擬信號(hào)轉(zhuǎn)換成1位數(shù)據(jù)流，并提供電氣隔離，因此ADC之后的一切都與電機(jī)相電位隔離。轉(zhuǎn)換器之后是通過(guò)濾波方式執(zhí)行的解調(diào)。該濾波器將1位信號(hào)轉(zhuǎn)換為多位（M位）信號(hào)，并通過(guò)抽取過(guò)程降低數(shù)據(jù)更新速率。雖然濾波器抽取降低了數(shù)據(jù)速率，但速率通常仍然過(guò)高，無(wú)法匹配控制算法的更新速率。為了解決這個(gè)問(wèn)題，我們?cè)黾恿俗詈蟮慕挡蓸与A段。
本文假設(shè)濾波器和抽取級(jí)在FPGA中實(shí)現(xiàn)，并且濾波器是一個(gè)三階sinc濾波器(sinc3)
Sinc濾波器同步
∑-∆ ADC和sinc濾波器的缺陷在于很難在同一個(gè)時(shí)域中進(jìn)行控制，并且缺少指定的采樣時(shí)刻。2 與具備專(zhuān)用的采樣保持電路的傳統(tǒng) ADC相比，這兩種濾波器都有一些令人擔(dān)憂的地方。不過(guò)也有辦法解決這個(gè)問(wèn)題。如本節(jié)所示，將sinc濾波器與系統(tǒng)的其余部分同步，并在適當(dāng)?shù)臅r(shí)刻采樣相電流至關(guān)重要。如果未能正確做到這一點(diǎn)，測(cè)量結(jié)果將會(huì)大幅失真。
sinc濾波器的輸出并不代表該時(shí)刻∑-∆ ADC的輸入。相反，輸出是過(guò)去窗口期間輸入的加權(quán)平均值。這是由濾波器的脈沖響應(yīng)造成的。圖2a顯示了抽取率為5時(shí)sinc3的脈沖響應(yīng)。從圖中可以看出，濾波器輸出如何成為輸入序列的加權(quán)和，中間的采樣獲得較大權(quán)重，而序列開(kāi)始/結(jié)束時(shí)的采樣權(quán)重較低。
在繼續(xù)討論之前，需要給出幾個(gè)基本定義�！�-∆ ADC時(shí)鐘，又稱(chēng) 為調(diào)制器時(shí)鐘，表示為 fmod。抽取率(DR)決定抽取頻率(fdec)，并與 fmod關(guān)聯(lián)，如公式1所示：
圖2右側(cè)顯示了脈沖響應(yīng)對(duì)濾波器階躍響應(yīng)的影響。應(yīng)用該步驟時(shí)，濾波器輸出不受影響，濾波器在3個(gè)完整的抽取周期之后達(dá)到穩(wěn)定狀態(tài)。因此，sinc3濾波器的一些重要特性可以表述為：
- 群延遲為1.5個(gè)抽取周期
- 建立時(shí)間為3個(gè)抽取周期
在將濾波器與控制系統(tǒng)同步時(shí)，這些屬性非常重要，本文將始終會(huì)用到。
在討論sinc濾波器同步之前，必須先定義輸入信號(hào)的特性。這反過(guò)來(lái)又會(huì)定義濾波器的同步特性。
圖3顯示了由電壓源逆變器驅(qū)動(dòng)的3相永磁電機(jī)的模擬相電流。 調(diào)制方式為空間矢量 PWM3，開(kāi)關(guān)頻率為10 kHz。將電機(jī)加載到5 A峰值相電流和3000 rpm轉(zhuǎn)速。這種設(shè)置加上3個(gè)極對(duì)數(shù)，可以得到6.67 ms電氣基本周期。
相電流可以看作由兩個(gè)分量組成：平均分量和開(kāi)關(guān)分量。出于控制目的，僅關(guān)注電流的平均分量，因此必須完全去除開(kāi)關(guān)分量。要提取平均分量，最常見(jiàn)的方法是對(duì)與PWM同步的信號(hào)（用于電機(jī)終端）進(jìn)行采樣。如圖4所示。最上面的信號(hào)顯示相電流的開(kāi)關(guān)波形，中間的信號(hào)顯示對(duì)應(yīng)的逆變器相位臂的高端PWM，最下面的信號(hào)顯示來(lái)自PWM定時(shí)器的同步信號(hào)。PWM同步信號(hào)在PWM周期的開(kāi)始和中間進(jìn)行置位。為簡(jiǎn)明起見(jiàn)，假設(shè)所有三相的占空比都是50%，意味著電流只有一個(gè)上升斜坡和一個(gè)下降斜坡。在PWM同步信號(hào)的上升沿，電流取其平均值，因此如果恰好在那一刻采樣電流，開(kāi)關(guān)分量將被完全抑制。實(shí)際上，采樣保持電路相當(dāng)于一個(gè)在開(kāi)關(guān)頻率上具有無(wú)限衰減的濾波器。
圖5顯示了將這種采樣應(yīng)用于圖3中所示波形時(shí)的結(jié)果。右側(cè)所示是實(shí)際相電流和采樣電流的波形放大圖。注意采樣保持過(guò)程如何完全消除紋波。
采樣電流以每單位表示，其中0 A映射到0.5，全比例值為8 A。選擇這個(gè)比例是為了更容易與后面的∑-∆測(cè)量值進(jìn)行比較。圖5所示的結(jié)果為理想場(chǎng)景，采樣后只剩下基波分量。因此，可以將這些數(shù)據(jù)當(dāng)做比較∑-∆測(cè)量值的基準(zhǔn)值。
∑-∆測(cè)量和混疊
在理想的采樣保持ADC中，由于嚴(yán)格控制采樣時(shí)刻，所以能夠提取基波分量。然而，∑-∆轉(zhuǎn)換是一個(gè)連續(xù)的采樣過(guò)程，紋波分量將不可避免地成為測(cè)量的一部分。
在∑-∆轉(zhuǎn)換中，抽取率與信噪比(SNR)之間存在密切聯(lián)系。抽取率越高，輸出的有效位數(shù)(ENOB)越多。缺點(diǎn)是，隨著抽取率增加，群延遲也會(huì)增加，因此設(shè)計(jì)者必須在信號(hào)分辨率和反饋鏈的延遲之間折中考量。一般來(lái)說(shuō)，與控制周期相比，應(yīng)將延遲保持在較小范圍。對(duì)于電機(jī)控制，典型的抽取率在128到256之間，這可以很好地平衡信噪比和群延遲。
在數(shù)據(jù)手冊(cè)規(guī)范中，通常使用256作為抽取率。例如，ADuM7701的ENOB為14位，抽取率為256。ENOB值如此高時(shí)，預(yù)計(jì)可以得到非常準(zhǔn)確的測(cè)量結(jié)果。為了驗(yàn)證這一點(diǎn)，假設(shè)圖3所示的相電流是采用∑-∆ ADC在20 MHz時(shí)測(cè)量所得，數(shù)據(jù)流則由使用256抽取率的sinc3進(jìn)行解調(diào)。結(jié)果如圖6a所示。
相電流的基波分量非常明顯，但與圖5a所示的理想采樣相比，測(cè)量信號(hào)存在很大的噪聲。因此，雖然ADC和sinc濾波器本身提供了不錯(cuò)的ENOB數(shù)量，但反饋信號(hào)的質(zhì)量卻很差。從圖6b可以看出其原因，該圖是sinc濾波器輸出和實(shí)際的相電流的波形放大圖。注意相電流的10 kHz開(kāi)關(guān)分量是如何發(fā)生相移，以及幾 乎未被sinc濾波器衰減�，F(xiàn)在，假設(shè)在每個(gè)PWM周期執(zhí)行一次電機(jī)控制算法，并在周期開(kāi)始時(shí)讀取最新的sinc濾波器輸出。實(shí)際上，sinc濾波器的輸出會(huì)向下采樣，以匹配控制算法的更新速率。向下采樣和得到的信號(hào)在圖6b中顯示為采樣sinc輸出。圖7a顯示了按照PWM速率濾波和采樣的整個(gè)基波周期的結(jié)果。
很明顯，相電流測(cè)量失真嚴(yán)重，因此控制性能會(huì)非常差。如此，應(yīng)該增加扭矩波紋，并且需要降低電流控制環(huán)路的帶寬。從理想測(cè)量值（圖5a）中減去圖7a中的測(cè)量值，就可以得到誤差（圖7b）。誤差約為原比例信號(hào)的7%，與預(yù)期的14 ENOB相差甚遠(yuǎn)。
這個(gè)∑-∆測(cè)量和混疊場(chǎng)景演示了基于∑-∆的非常常見(jiàn)的電流測(cè)量模式，以及它是如何引導(dǎo)設(shè)計(jì)人員得出“∑-∆ ADC不適合電機(jī)驅(qū)動(dòng)器”這個(gè)結(jié)論的。但是，這個(gè)示例并沒(méi)有顯示出ADC本身的糟糕性能。相反，因?yàn)槲茨苷_設(shè)置相電流測(cè)量值，所以余下信號(hào)鏈的性能欠佳。
ADC在幾兆赫（一般為10 MHz至20 MHz）下對(duì)輸入信號(hào)采樣，在抽取率為256時(shí)，sinc濾波器有效去除調(diào)制噪聲。在如此高的采樣率下，濾波器輸出中存在相電流紋波分量，在信號(hào)鏈的向下 采樣級(jí)，這可能成為一個(gè)問(wèn)題（見(jiàn)圖1）。如果紋波分量沒(méi)有充分衰減，且電機(jī)控制算法以PWM速度消耗電流反饋，則結(jié)果會(huì)因?yàn)榻挡蓸佣a(chǎn)生混疊。
根據(jù)標(biāo)準(zhǔn)采樣理論，為了避免混疊，信號(hào)在一半采樣頻率以上時(shí)必須無(wú)能量。如果對(duì)∑-∆ ADC輸出向下采樣至10 kHz，那么5 kHz或更高頻率下的噪聲將會(huì)混疊到測(cè)量值中。如圖所示，在sinc濾波器之后，信號(hào)中還存在大量10 kHz開(kāi)關(guān)噪聲。降低10 kHz噪聲的一種方法是增加抽取率，但是這樣做會(huì)導(dǎo)致不可接受的長(zhǎng)時(shí)間群延遲。我們需要采用一種不同的方法。
通過(guò)同步改善測(cè)量
上一節(jié)討論的抗混疊方法的主要問(wèn)題如圖8所示。sinc濾波器的輸出在與相電流開(kāi)關(guān)分量無(wú)關(guān)的某個(gè)時(shí)刻被讀取。輸出信號(hào)被讀取時(shí)，濾波器根據(jù)脈沖響應(yīng)對(duì)輸入信號(hào)進(jìn)行加權(quán)平均。這個(gè)加權(quán)平均值有時(shí)跨越開(kāi)關(guān)波形的低點(diǎn)，有時(shí)跨越高點(diǎn)。因此，用作反饋的信號(hào)含有明顯噪聲，頻率從0 Hz到PWM頻率的一半。
∑-∆ ADC連續(xù)采樣，sinc濾波器輸出乘以每個(gè)PWM周期的測(cè)量值（通常10到20）。由于每次測(cè)量跨越3個(gè)抽取周期，所以脈沖響應(yīng)會(huì)重疊。為了簡(jiǎn)化起見(jiàn)，圖8中僅顯示三個(gè)測(cè)量/脈沖響應(yīng)。
問(wèn)題的根源在于：脈沖響應(yīng)沒(méi)有鎖定為電流的開(kāi)關(guān)分量，而開(kāi)關(guān)分量又被鎖定為PWM。解決方案是選擇抽取率，使每個(gè)PWM周期都有固定的整數(shù)抽取周期。例如，如果PWM頻率為10 kHz，調(diào)制器時(shí)鐘為20 MHz，抽取率為200，那么每個(gè)PWM周期正好有10個(gè)抽取周期。每個(gè)PWM周期有固定的采樣周期，脈沖響應(yīng)始 終鎖定為PWM，用于反饋的測(cè)量值在PWM周期內(nèi)的同一點(diǎn)被捕獲。采用這種同步方案的相電流測(cè)量如圖9a所示。
顯然，將響應(yīng)同步與PWM同步會(huì)產(chǎn)生積極的影響。噪聲會(huì)被消除，且乍一看，測(cè)量結(jié)果似乎與圖5a中的理想測(cè)量值相似。但是，用理想測(cè)量值減去∑-∆測(cè)量值時(shí)，就會(huì)得出圖9b所示的誤差信號(hào)。誤差大小與圖7b中所示的值相似，但頻譜發(fā)生了變化�，F(xiàn)在，誤差是一階諧波，相當(dāng)于增益誤差。導(dǎo)致這種錯(cuò)誤模式的原因如圖10所示。
雖然消除了白噪聲誤差分量，但由于測(cè)量值受到開(kāi)關(guān)分量的影響，信號(hào)仍然是失真的。在圖10中，注意sinc濾波器的脈沖響應(yīng)如何圍繞開(kāi)關(guān)波形的峰值給出加權(quán)平均值。根據(jù)脈沖響應(yīng)相對(duì)于PWM的相位，偏差的大小僅受紋波電流的大小限制。如圖3所示，紋波分量的幅值在基波周期內(nèi)發(fā)生變化，基波電流峰值時(shí)紋波最高，過(guò)零點(diǎn)時(shí)紋波最低。因此，測(cè)量誤差為一階諧波分量。
為了消除一階諧波測(cè)量誤差，脈沖響應(yīng)必須始終以PWM周期的起始點(diǎn)或中心為中心，此時(shí)相電流正好等于其平均值。圖11顯示了以開(kāi)關(guān)周期的起始點(diǎn)為中心的脈沖響應(yīng)。在這一點(diǎn)周?chē)_(kāi)關(guān)波形是對(duì)稱(chēng)的，因此，通過(guò)在每一邊都有相同數(shù)量的測(cè)量點(diǎn)，紋波分量在這一點(diǎn)周?chē)鶠榱恪?/font>
脈沖響應(yīng)鎖定，以平均電流的時(shí)刻為中心時(shí)，測(cè)量結(jié)果如圖12a所示，測(cè)量誤差如圖12b所示。作為理想的采樣測(cè)量，該信號(hào)不存在白噪聲和增益誤差。
結(jié)果表明，∑-∆測(cè)量值的質(zhì)量不僅僅取決于抽取率。只有在無(wú)混疊時(shí)，普遍認(rèn)為“增加抽取率會(huì)提高ENOB”的這種觀點(diǎn)才是正確的�？刂茷V波器相對(duì)于輸入信號(hào)的更新率和相位比抽取率更重要。例如，比較圖7（基于256的抽取率）和圖12（基于200的抽取率）。降低抽取率可顯著改善測(cè)量結(jié)果。
第1部分的結(jié)論
綜上所述，實(shí)現(xiàn)基于∑-∆的優(yōu)化相電流測(cè)量值的條件如下：
- 三階sinc濾波器的脈沖響應(yīng)時(shí)間為3個(gè)抽取周期，這意味著數(shù)據(jù)需要3個(gè)抽取周期才能通過(guò)濾波器。
- 濾波器的脈沖響應(yīng)必須以平均電流時(shí)刻為中心。
- 脈沖響應(yīng)的1.5個(gè)采樣周期必須在平均電流時(shí)刻之前，另外1.5個(gè)采樣周期必須在平均電流時(shí)刻之后。
- sinc濾波器在PWM周期內(nèi)產(chǎn)生多個(gè)輸出，但只使用其中一個(gè)輸出。其余的輸出都被忽略。
第1部分至此結(jié)束。第2部分將介紹一種特別適合電機(jī)控制應(yīng)用的新sinc濾波器結(jié)構(gòu)，并討論在FPGA上實(shí)現(xiàn)sinc濾波器的最佳方法。為了驗(yàn)證本系列文章中討論的想法，第2部分還會(huì)展示在基于FPGA的3相伺服驅(qū)動(dòng)器上實(shí)施的幾種測(cè)量。
